MDS테크놀로지(주)는 산업자원부가 주최하고 서울대학교 SoC설계기술사업단이 주관하는 제 1차 SoC 설계경진대회를 후원하고 있습니다.
특히 RTOS로 Velos를 사용한 참가팀들의 작품을 별도로 심사하여 최우수 1팀에게 MDS테크놀로지 상과 상금 300만원(참가학생: 150만원 / 소속연구실: 150만원)을 시상도 하오니 많은 관심 부탁드립니다.
<경진대회 홈페이지 바로가기>
1. 주최
산업자원부
2. 주관
서울대학교 SoC설계기술사업단
3. 후원
MDS테크놀로지㈜, ㈜다이나릿시스템, ㈜에이디칩스, 엠텍비젼㈜, ㈜전자신문사, ㈜지씨티리써치, ㈜코아로직, ㈜테크노니아, ㈜한국멘토, ㈜휴인스, ARM코리아㈜,
4. 대회 목적
산업자원부가 주최하고 서울대학교 SoC설계기술사업단이 주관하는 『제1차 SoC 설계경진대회』는 그 동안 대한민국 반도체 산업을 이끌어 온 메모리 반도체의 뒤를 이을 첨단 비메모리 반도체 가운데 하나인 SoC(System On Chip)의 설계와 구현을 주요 목적으로 합니다. 국내 대학의 SoC 관련 학과에 재학중인 대학원생 또는 학부생 들에게 플랫폼에 기반한 SoC 설계 방법의 확산과 설계 창작 능력을 배가하고 플랫폼에 기반한 SoC 설계에 대한 동기를 부여하기 위하여 해마다 계속 열릴 예정입니다.
5. 참가 대상
『제1차 SoC 설계경진대회』에 참가할 수 있는 대상은 플랫폼 기반 SoC 설계에 관심이 있는 자로 참가 자격을 다음과 같이 정합니다. SoC설계기술사업단의 컨소시엄에 이미 가입한 대학 연구실에 소속된 대학원생에 한하며, 소속 연구실이 아직 컨소시엄에 가입하지 않은 경우 SoC설계기술사업단의 컨소시엄에 신규로 가입하여야 참가할 수 있습니다. 학부생은 컨소시엄에 이미 가입되어 있는 교수로부터 설계 능력을 증명하는 특별 추천을 받아야 참가할 수 있습니다. 본 1차 대회에 한하여 『제1차 SoC 설계경진대회』의 주관기관인 서울대학교 소속 연구실 구성원들의 참가를 제한합니다. 『제1차 SoC 설계경진대회』는 2人 1팀을 이루어 참가하는 것을 원칙으로 합니다. 다만, 설계하려고 하는 대상의 복잡도 등을 고려하여 제한적으로 3人 1팀을 이루는 것을 허용할 수 있습니다.
6. 시상 및 특전
11월 말에 설계 결과물과 함께 제출하는 최종보고서를 심사하여 발표 심사 대상에 오를 6개 팀을 선정하고 이 중 최우수 3개 팀에게 각각 산업자원부 장관상과 상금 500만원(참가학생: 250만원 / 소속연구실: 250만원)을 시상합니다. 상장에는 소속 대학과 연구실 이름, 참가 학생 이름, 그리고 지도 교수 이름이 들어갑니다. 또한 RTOS로 Velos를 사용한 참가팀들의 작품을 별도로 심사하여 최우수 1팀에게 MDS테크놀로지 상과 상금 300만원(참가학생: 150만원 / 소속연구실: 150만원)을 시상합니다.
7. 내용
『제1차 SoC 설계경진대회』는 서울대학교 SoC설계기술사업단이 개발하여 보유중인 SoCBase1.0 단일 프로세서 기반 SoC 플랫폼을 사용하여 참가팀의 자유 창작에 의한 SoC 설계 및 구현을 하게 되는 기회가 주어지는 경진대회 입니다. 아래에 본 경진대회 에서 사용하도록 지정된 SoCBase1.0 단일 프로세서 기반 SoC 플랫폼에 대하여 간략히 소개합니다.
7.1. SoCBase1.0 단일 프로세서 기반 SoC 플랫폼
SoCBase 1.0은 SoC설계기술사업단의 첫 번째 플랫폼으로 단일 프로세서 기반 SoC 개발에 응용할 수 있는 플랫폼입니다. SoCBase 1.0은 26종의 컴포넌트 IP를 제공하며, 프로세서로는 ARM 계열의 프로세서를 지원합니다. SoCBase 1.0은 1) 재사용 가능한 컴포넌트 IP, 2) ARM 프로세서 시뮬레이션 모델이 내장된 프로세서 모듈, 3) 메모리 모듈 및 주변 장치 모듈, 확장 모듈, 4) ARM 프로세서 기반 기본 예시 설계 (Transaction 수준 가상 프로토타입, RT 수준 가상 프로토타입, ARM Integrator 기반 프로토타입), 5) ARM ISA로 포팅된 VPOS(Verification Purpose OS)와 Linux로 구성된 소프트웨어, 6) 플랫폼 기반 SoC 설계 기술 문서 등으로 구성되어 있습니다.
하드웨어 컴포넌트들은 각각 SystemC로 기술된 트랜잭션 수준 모델과 VHDL로 기술된 RTL 모델을 제공합니다. 트랜잭션 수준 모델은 컴포넌트 외부는 트랜잭션 수준으로, 컴포넌트 내부는 동작 수준으로 기술되어 시뮬레이션을 비교적 정확하면서도 고속으로 수행할 수 있으므로 시스템 설계 초기의 설계 공간 탐색 (Design Space Exploration)과 소프트웨어 설계 환경 구축에 이용할 수 있습니다. 컴포넌트의 RTL 모델은 합성(Synthesis)가능한 모델과 시뮬레이션 모델로 구분됩니다. 합성 가능한 모델은 Synthesis, Floorplan, P&R 과정을 거쳐 SoC를 Silicon 또는 FPGA 형태로 구현하는데 이용할 수 있는 모델이고, 시뮬레이션 모델은 RTL 시뮬레이션 환경 혹은 Gate-level 시뮬레이션 환경 구축에 이용할 수 있는 모델입니다. 일부 컴포넌트 IP는 합성 가능한 모델과 함께 시뮬레이션 모델을 동시에 제공합니다.
플랫폼 모듈은 다수의 관련된 컴포넌트 IP들을 통합한 서브 시스템입니다. 아키텍쳐 관점에서 SoC는 1) 프로세서 관련 서브 시스템, 2) 메모리 및 버스 관련 서브 시스템, 3) 주변 장치 서브 시스템으로 구성됩니다. 비록 응용 분야가 다른 SoC 이더라도 각 서브 시스템은 유사한 컴포넌트로 구성됩니다. 예를 들어 대부분의 SoC는 UART, 타이머(Timer), 인터럽트 제어기(Interrupt Controller) 등을 주변 장치로서 포함합니다. 플랫폼 모듈은 SoC 구현에 빈번하게 재사용되는 서브 시스템의 구조를 정형화하고 통합한 것으로, 이를 이용하면 SoC 시스템 통합과 검증을 용이하게 수행할 수 있습니다. SoCBase 1.0은 프로세서 모듈, 메모리 모듈, 주변 장치 모듈의 세가지 플랫폼 모듈을 제공합니다.
소프트웨어는 SoC에서 대단히 중요한 설계 요소이며, SoCBase 1.0는 Linux와 VPOS(Verification Purpose OS)를 운영체제로서 제공합니다. Linux는 이미 ARM 프로세서를 대상으로 포팅된 2.4 버전 커널과 2.6 버전 커널이 Open Domain을 통해 제공됩니다. SoCBase 1.0에서는 SoCBase 1.0에서 제공하는 컴포넌트 IP에 대한 디바이스 드라이버 등을 함께 제공합니다. VPOS는 서울대학교 시스템설계연구실이 자체 개발한 검증 목적의 경량 운영체제입니다. VPOS는 SoCBase 플랫폼을 기반으로 통합된 시스템을 용이하게 검증할 수 있는 특화된 기능을 제공합니다.
SoCBase 1.0에는 시스템 개발에 참고 혹은 재사용할 수 있는 다양한 예시 설계를 제공합니다. 제공되는 예시 설계로는 1) ARM7TMDI 프로세서를 내장한 Base7TDMI 예시 설계, 2)ARM926ejs 프로세서를 내장한 Tiny9ejs/Base9ejs 예시 설계, 3) ARM7프로세서와 H.264 및 M-JPEG 전용 가속기를 내장한 VideoBase 예시 설계를 제공합니다.
SoCBase1.0에 대한 상세한 정보는 사업단 홈페이지 http://soc.snu.ac.kr 에서 얻을 수 있으며, 컨소시엄 가입 대학 및 기업들에 배포된 [평가 패키지 CD]를 참고하면 됩니다.
7.2. Design Methodology
SoC설계기술사업단에서 개발된 SoC 플랫폼(SoCBase 1.0)을 기반으로 하는 설계 flow는 다음과 같습니다. 본 설계 Contest 에서는 Back-end design 단계 까지는 실시하지 않으며, FPGA Prototyping을 기반으로 하는 System-level Verification 까지만 실시합니다. 좀 더 자세한 세부적인 설계 방법론은 8월로 예정되어 있는 참가팀 교육에서 다루어 집니다.
7.3. 설계 경진대회에 제안 가능한 설계 분야
제안 가능한 설계 응용 분야는 따로 정해져 있지 않습니다. 창의적이고 실용적이며 고도의 기술 수준을 요구하는 응용 분야면 어느 것이든 상관 없습니다. 텔레매틱스/디지털가전/비디오/오디오/유무선 통신/네트워킹/기타 등의 분야에 고루 제안서 지원이 가능합니다.
7.4. 심사 기준(심사 기준을 추가하고 각 항목별 배점 기준 등을 정해야 합니다)
- 제안된 설계 주제가 창의적인가?
- 제안된 설계 주제가 고도의 기술 수준을 필요로 하는가?
- 제안된 설계 주제가 관련 산업계에서 곧바로 응용이 가능할 정도로 실용적인가?
- 전체 설계 과정에서 플랫폼 기반 SoC 설계 기법을 충실히 반영하였는가?
- 팀을 이루어 참가하였을 경우, 각 구성원간의 SoC 설계 업무의 분담이 공평하고 전체 설계 과정에서 실제로 동일한 수준의 기여를 하였는가?
8. 일정
제1차 SoC 설계경진대회』의 향후 일정은 다음과 같습니다.
상세한 일정은 홈페이지상의 [SoC설계경진대회]의 [참가방법] 항목을 참고하세요.
2005년 6월 4일 오전 10시30분 : 설계 경진대회 설명회(서울대학교 301동 303호)
2005년 7월 15일 : 설계 제안서 접수
2005년 7월 말 : 1차 심사 결과 발표
2005년 8월 8일 ~ 19일(2주간) : 참가팀 교육
2005년 11월 말 : 설계 결과물 및 최종 보고서 제출
2005년 12월 초 : 발표 심사 및 수상자 발표(3개팀)